搜索资源列表
chuankouex
- 基于FPGA的串口通信的电路设计，以RS-232c作为设计标准-serial communication
VHDLsonic
- FPGA把每路测距单元计算得到的障碍物距离信息通过RS-232接口传输到上位机，便于后续应用或上位机界面显示。同时，为了提高测距仪器的便携性，还为其安装了液晶显示屏，实时显示各路距离信息-FPGA put obstacles ranging from Each unit calculates the information obtained via RS-232 interface to transfer to the host computer to facilitate subsequent
fpga_DESIGN_examples
- 自己收集的常用的FPGA模块设计，大家分享啊 异步FIFO设计/伪随机序列应用设计/积分梳状滤波器(CIC)设计/伽罗华域GF（q）乘法器设计/除法器设计/常用加法器设计/常用乘法器设计/RS(204,188)译码器的设计/CORDIC数字计算机的设计-Common FPGA module design your own collection, to share ah Asynchronous FIFO design/application design pseudo-random s
RS255-239_verilog_doc_matlab_essay
- RS（255,239） FEC , 编解码， FPGA， 《RS编解码的FPGA实现》， 东南大学硕士论文用到的源代码，以及详细讲解-RS（255,239）， FEC， encoding and decoding, postgraduate s essay
RS_Encode_Decode
- RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。-RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.
example_modbus
- 基于FPGA下的MODBUS通信驱动程序（RS-232通讯程序）-Based on MODBUS communication driver (RS232 communication program) FPGA under
URAT
- 在ISE环境下，用VHDL语言实现RS232串口设计，实现串口通信。通过串口调试工具向 0000000UART发送16进制数，FPGA将UART接收到的串行数据转换为并行数据，并在8个 LED灯上输出显示；同时，并行数据又被重新转换为串行数据，重新送给RS-232接口，并在 串口调试工具上再次显示，SW0为复位键。 比如：串口调试工具发送两位16进制数，然后能在LED上显示，并且重新在串口调试工 具上显示。串口调试工具设置：波特率设为9600，默认奇校验。-In the IS
682738
- RS码的FPGA实现,verilog语言形式,好参考资料()
zsbu
- RS译码的Euclid算法及其FPGA实现()
kwmltable-operand
- RS码的FPGA实现,verilog语言形式,好参考资料()